EMC 시험이 항상 통과하지 못하는 이유

하드웨어 개발을 해본 분이라면 이런 경험을 해보셨을 겁니다: 기능은 완벽하게 작동하는데, EMC 테스트만 되면 낙방. 복사 초과, 전도 간섭, 정전기 스파크…수정할 때마다 테스트 비용은 수십만 위안, 수개월 지연——그래도 불합격.

EMC(전자기적합성)는 하드웨어 개발에서 가장 '현학적인' 분야 중 하나입니다. 하지만 실제 EMC 문제의 80%는 PCB 설계 단계에서 이미 뿌리가 심어졌습니다.

본 기사에서는 PCB 설계에서 가장 간과되기 쉬운 8가지 EMC 디테일을 완벽하게 설명합니다.

디테일 1: 접지 평면 분할——EMC 문제의 제1의 근원

EMC 문제에서 한 가지만 기억한다면: 접지 평면을 임의로 분할하지 마라.

접지 평면은 고속 신호에 저임피던스 귀환 경로를 제공합니다. 접지 평면을 끊으면 귀환 전류는 먼 길을 돌아야 하며, 그 우회 경로가 만드는 루프 면적이 방사 안테나가 됩니다.

올바른 방법:

• 고속 신호는 완전한 접지 평면 위에 배선, 분할 가로지르기 엄금
• 접지 평면은 가능한 분할하지 않음
• 다층판에서 최소 1층은 완전한 접지 평면
• 신호 층 변경 시 참조 접지 평면의 연속성 보장

디테일 2: 신호 귀환 경로——무시된 '절반의 회로'

많은 엔지니어가 신호의 '가는 길'에만 주목하고 '돌아오는 길'을 완전히 무시합니다. 그러나 EMC 문제는 종종 귀환 경로에서 발생합니다.

디테일 3: 디커플링 캐패시터의 올바른 배치

위치를 잘못 잡으면, 안 넣은 것과 마찬가지.

• 0.1μF 디커플링 캐패시터를 칩 전원 핀에紧邻 배치(거리 <50mil)
• 캐패시터 접지단은 비아를 통해 직접 접지 평면에 연결
• 고속 칩에는 여러 다른 용량값의 캐패시터를 병렬 연결 권장

디테일 4: 인터페이스 필터링——마지막 방어선

• 필터는 커넥터 바로 옆에 배치
• 필터 접지는 깨끗한 접지에 연결
• 입력 출력 모두 필터링 필요

디테일 5: 차폐 설계——필터링이 부족할 때

• 중요 노이즈 소스 위에 차폐 커버 설치 패드 예약
• 차폐 커버 접지는 다수의 비아로 접지 평면 연결(간격 <λ/20)

디테일 6: 접지 전략——단일점 접지 vs 다중점 접지

전략	적용 주파수	특징
단일점 접지	<1MHz	단순, 고주파에서 임피던스 큼
다중점 접지	>30MHz	고주파 접지 임피던스 낮음
혼합 접지	전 주파수 대역	저주파 단일점, 고주파 다중점

디테일 7: 클록 신호 처리——EMC의 '중재지'

클록 신호는 제품 방사 방출의 최대 공헌자입니다.

• 클록 배선을 짧게
• 클록 배선을 접지로 감싸기
• 클록 배선 층 변경 피하기
• 스프레드 스펙트럼 클록(SSC) 사용
• 차동 클록 우선

내층 배선은表层 배선보다 방사가 10-20dB 낮습니다.

디테일 8: 전원 설계의 EMC——스위칭 전원은 노이즈 큰 손

• 스위칭 전원 레이아웃을 컴팩트하게
• SW 노드 배선을 짧고 굵게
• 인덕터를 민감한 회로에서 멀리

요약: EMC 설계의 핵심 사상

1. 근원 제어: 노이즈 발생 저감
2. 경로 차단: 노이즈 전파 방지
3. 포트 보호: 노이즈 출입 방지

가장 중요한 원칙: EMC 설계는 PCB 설계 단계에서 시작해야 합니다.

치윈지쉰의 EMC 능력

• 풍부한 EMC 개선 경험
• 완벽한 테스트 능력
• 설계 근원에서의 체계적 해결
• CE, FCC, CCC, IEC 60601-1-2 등 각종 EMC 표준 대응