做过硬件开发的，大概都有过这样的经历：产品功能调得好好的，一到EMC测试就翻车。辐射超标、传导干扰、静电打火……改了一版又一版，测试费花了十几万，周期拖了几个月，还是没过。
EMC（电磁兼容）确实是硬件开发中最"玄学"的领域之一。但说白了，80%的EMC问题，根源都在PCB设计阶段就已经埋下了。
今天这篇文章，我们把PCB设计中最容易被忽略的8个EMC细节讲透。每一条都是实打实的干货。
细节1：地平面分割——EMC问题的第一大源头
如果EMC问题只能记住一句话，那就是：不要随意分割地平面。
地平面的作用是给高速信号提供一条低阻抗的回流路径。当信号从A点走到B点时，回流电流会沿着信号走线正下方的地平面流回源端。如果你把地平面割断了，回流电流就不得不绕远路——绕路产生的环路面积就是辐射天线。
最常见的地平面分割错误：
- 信号跨分割走线：信号走线从一个地平面区域跨越到另一个地平面区域，回流路径被切断
- 地平面被低速信号线割裂：低速信号线在地平面上走长线，把地平面割成两半
- 过孔密集区域的地平面被掏空：大量过孔破坏地平面的完整性
正确做法：
- 高速信号必须走在完整地平面上方，严禁跨分割
- 地平面尽量不要分割，如果必须分割，确保不同区域之间有足够的连接（桥接）
- 多层板中，至少有一层是完整的地平面
- 信号换层时，确保参考地平面连续，必要时在信号过孔旁边加接地过孔
细节2：信号回流路径——被忽视的"另一半电路"
很多工程师只关注信号的"去路"，完全忽视"回路"。但EMC问题往往出在回路上。
根据电磁场理论，信号的辐射强度与信号环路面积成正比。如果你让回流电流绕了一个大圈，就相当于做了一个高效的辐射天线。
关键原则：
- 回流电流总是走阻抗最低的路径：对于高频信号，最低阻抗路径是信号走线正下方的地平面
- 信号换层时回流路径会断裂：当参考层从GND变成VCC，回流电流必须通过去耦电容才能回到正确的参考层
- 跨分割的信号回流路径最长：回流电流必须绕到分割缝隙的尽头才能找到回路
正确做法：
- 信号换层时，在信号过孔旁边放置接地过孔（间距<50mil），为回流电流提供层间过渡
- 高速信号避免换层，必须换层时确保新旧参考层之间有低阻抗连接
- 差分信号的两条线始终保持在同一个参考平面上方
细节3：去耦电容的正确放置
去耦电容的作用是为芯片提供局部的高频电流通路，减少电源平面的阻抗。放错了位置，等于没放。
常见错误：
- 电容离芯片太远：走线越长，寄生电感越大，高频去耦效果越差
- 过孔位置不对：电容的接地过孔应该紧靠电容焊盘
- 用一个大电容代替多个小电容：大电容的自谐振频率低，对高频噪声无效
正确做法：
- 0.1μF去耦电容紧靠芯片电源引脚放置（距离<50mil）
- 电容的接地端通过过孔直接连到地平面（过孔紧靠焊盘）
- 每个电源引脚都配一个去耦电容
- 高速芯片建议使用多个不同容值的电容并联（如0.01μF + 0.1μF + 1μF）
细节4：接口滤波——最后一道防线
产品对外暴露的所有接口，都是电磁干扰进出产品的通道。不滤波，就等于开门揖盗。
电源接口：
- 共模滤波器（CMC）：抑制共模干扰
- 差模电感：抑制差模干扰
- TVS/MOV：抑制浪涌和ESD
- π型滤波（CLC）：综合滤波
信号接口：
- ESD保护器件（TVS阵列）
- 共模滤波器（差分信号线）
- 串联磁珠（单端信号线）
常见错误：
- 滤波器放在板子中间：滤波器必须放在接口连接器的紧旁边
- 滤波器的地接错了：滤波器的接地必须接到干净的地
- 只做了输入没做输出：输入和输出都需要滤波
细节5：屏蔽设计——当滤波不够的时候
当PCB级滤波无法满足EMC要求时，就需要金属屏蔽罩来"兜底"。
PCB设计中的屏蔽考虑：
- 预留屏蔽罩焊盘：在关键噪声源上方预留屏蔽罩安装焊盘
- 屏蔽罩的接地：屏蔽罩的接地焊盘必须通过大量过孔连接到地平面（间距<λ/20）
- 屏蔽罩内的吸波材料：对于特别强的噪声源，可以在屏蔽罩内贴吸波材料
细节6：接地策略——单点接地还是多点接地？
| 策略 | 适用频率 | 特点 |
|---|
| 单点接地 | <1MHz | 简单，但高频时接地阻抗大 |
| 多点接地 | >30MHz | 高频接地阻抗低，但可能形成地环路 |
| 混合接地 | 全频段 | 低频单点、高频多点 |
大多数现代数字产品（时钟频率>10MHz）应采用多点接地策略。
关键原则：
- 数字地和模拟地分开走线，但在地平面上单点连接
- 外壳地和信号地通过适当方式连接（通常通过高压电容或电阻并联）
- 高速信号过孔旁边必须有接地过孔，间距<50mil
- 屏蔽罩接地过孔间距：<λ/20
细节7：时钟信号处理——EMC的"重灾区"
时钟信号是产品辐射发射的最大贡献者。
时钟信号是周期性方波，其频谱包含基波和无穷多的谐波。一个100MHz的时钟信号，其第10次谐波在1GHz，第30次谐波在3GHz。
处理原则：
- 时钟走线尽量短：减少辐射天线长度
- 时钟走线包地：两侧加地线保护，减小耦合
- 时钟走线避免换层：每次换层都增加一个辐射过孔
- 时钟走线远离板边：至少保持20mil以上距离
- 使用展频时钟（SSC）：将辐射能量分散到更宽的频带，降低峰值辐射
- 尽量用差分时钟：差分信号的辐射远低于单端信号
PCB设计要点：时钟驱动端串联22-33Ω匹配电阻；时钟线参考完整地平面，严禁跨分割；走内层比走表层辐射低10-20dB。
细节8：电源设计中的EMC——开关电源是噪声大户
开关电源（DC-DC转换器）是板上最大的噪声源之一。
设计原则：
- 开关电源的布局要紧凑：输入电容→电感→输出电容的环路面积要尽可能小
- SW节点走线要短而粗：SW节点是噪声最大的节点
- 电感远离敏感电路：电感的磁场会耦合到附近的信号线上
- 输入电容紧靠VIN和GND引脚：输入电容的环路面积是EMI的关键
- 在开关电源区域上方加屏蔽罩：减少空间辐射
总结：EMC设计的核心思路
以上8个细节，归结起来就是EMC设计的核心思路：
- 控制源头：减少噪声的产生（时钟处理、开关电源布局）
- 切断路径：阻止噪声的传播（地平面设计、屏蔽、滤波）
- 保护端口：防止噪声的进出（接口滤波、接地策略）
最重要的一条原则：EMC设计必须从PCB设计阶段开始，而不是等到测试失败后再整改。
前期多花10%的时间做好EMC设计，后期可以省下90%的整改时间和费用。
旗耘智迅的EMC能力
EMC整改是旗耘智迅的核心能力之一。我们的优势包括：
- 丰富的EMC整改经验：覆盖消费电子、工业设备、医疗器械、轨道交通等多个领域
- 完善的测试能力：具备预测试能力，在开发阶段就能发现和解决EMC问题
- 从设计源头解决：从PCB叠层、布局、布线层面系统性解决
- 认证配合：熟悉CE、FCC、CCC、IEC 60601-1-2等各类EMC标准
EMC总过不了？找旗耘智迅聊聊。