¿Cuál es la diferencia entre Vía en Pad (Via-in-Pad) y el relleno de orificios con resina convencional?

El relleno de orificios con resina convencional simplemente rellena el microorificio con resina no conductora; la superficie aún requiere recubrimiento de tinta o algún otro tratamiento, por lo que no se pueden soldar componentes directamente sobre el orificio ni utilizarlo como punto de contacto para el fan-out del BGA. Por el contrario, la Vía en Pad (con relleno de cobre por electrodeposición) se basa en el relleno de resina, añadiendo un proceso de electrodeposición para rellenar el orificio con un cilindro de cobre sólido y aplanar la superficie. No solo posee una excelente función de aislamiento y sellado para evitar fugas, sino que también proporciona una conexión eléctrica y un canal de conducción térmica perfectos, pudiendo utilizarse directamente como almohadilla (pad) de soldadura BGA.

En el diseño de placas de IA en el borde como el RK3588, ¿cómo se equilibra el costo del HDI de alto nivel con la integridad de la señal?

Chips como el RK3588 tienen un espaciado BGA muy reducido, por lo que es obligatorio utilizar procesos HDI Any-layer (interconexión de cualquier capa). Para equilibrar costo y rendimiento, se recomienda: 1. Para las señales de alta velocidad críticas (como DDR y PCIe), utilizar Vía en Pad con relleno de cobre por electrodeposición + proceso de retro-perforación (backdrilling) para garantizar la continuidad de la impedancia; 2. Para las señales de alimentación y GPIO ordinarias, se pueden utilizar microoricios escalonados (Staggered Vias) o procesos sin relleno para reducir costos; 3. Intervenir anticipadamente en la revisión DFM durante la etapa de diseño de la pila de capas, optimizando la relación de aspecto, para evitar buscar ciegamente la interconexión de cualquier capa en toda la placa, lo que provocaría una disminución en el rendimiento y un descontrol de los costos.

Análisis de HDI de alta gama y tecnología de Vía en Pad impulsada por la potencia de cálculo de IA

Introducción: La explosión de la potencia de cálculo de IA remodela la lógica subyacente de los PCB

Según las últimas predicciones de Goldman Sachs y reportes del portal especializado Electronic Fans, en 2026 el precio medio de los PCB para IA está experimentando un aumento vertiginoso. El número de capas de los PCB para servidores de IA de alta gama ha saltado comúnmente a 20-30 capas, e incluso más de 70 capas. Bajo el contexto de la nueva arquitectura de NVIDIA y la descentralización de la potencia de cálculo de IA en el borde, los PCB están evolucionando de ser tradicionales "placas de conexión" a convertirse en el "medio de interconexión central" que determina el rendimiento computacional.

Como empresa de tecnología dura especializada en el desarrollo de placas embebidas y el diseño de alta velocidad para FPGA, Xi'an Qiyun Zhixun Electronic Technology Co., Ltd. ha experimentado de primera mano el papel decisivo de la tecnología HDI (Interconexión de Alta Densidad) de alto nivel en el desarrollo de módulos centrales de IA en el borde RK3588 y placas de alta fiabilidad para control militar y ferroviario. Cuando el espaciado de pines BGA (Pitch) desciende a 0.4 mm o incluso 0.3 mm, el enrutamiento fan-out tradicional ha llegado a un callejón sin salida. La tecnología de Vía en Pad (Via-in-Pad) y el proceso de relleno de cobre por electrodeposición se han convertido en la única vía para superar los límites físicos.

I. Superando el cuello de botella del espaciado de 0.4 mm: La evolución tecnológica del proceso de Vía en Pad

En el diseño de SoC de alta gama como el RK3588 o FPGAs de gran tamaño, los pines de alimentación y tierra se entrelazan densamente con los pines de señal de alta velocidad. Si los orificios pasantes tradicionales se colocan fuera de las almohadillas (pads), no solo ocuparán valiosos canales de enrutamiento, sino que también introducirán una inductancia parásita severa, destruyendo la integridad de la señal.

1. La combinación perfecta de relleno de resina y relleno de cobre por electrodeposición

El proceso moderno de Vía en Pad para Ultra-HDI no es simplemente "rellenar el orificio con resina", sino que adopta un proceso compuesto de perforación por láser -> relleno de resina -> rectificado de superficie -> relleno de cobre por electrodeposición. Primero, se rellena y rectifica el microorificio con resina no conductora, y luego, mediante una fórmula especial de baño de electrodeposición y el control de la densidad de corriente, los iones de cobre se depositan directamente dentro del orificio, formando un "cilindro de cobre" sólido.

2. El estricto desafío de la relación de aspecto (Aspect Ratio)

Según los últimos estándares de fabricación de la industria, para garantizar la fiabilidad del relleno de cobre por electrodeposición y evitar la aparición de vacíos (Voids) dentro del orificio, la relación de aspecto del microorificio generalmente debe controlarse entre 0.75:1 y 1:1. Esto significa que, con un espesor dieléctrico de 0.1 mm, el límite del diámetro del orificio perforado por láser es de aproximadamente 0.1 mm. Esto exige que los diseñadores de PCB coincidan con precisión el espesor del núcleo y la lámina prepreg durante el diseño de la pila de capas, lo cual es también un punto de control central en la revisión DFM (Diseño para Fabricabilidad) de Qiyun Zhixun.

II. Los beneficios duales de la Integridad de Señal (SI) y la Gestión Térmica

En las simulaciones de integridad de señal de alta velocidad para FPGA y el diseño de placas de procesamiento de video RK3588 de Qiyun Zhixun, la tecnología de Vía en Pad ha demostrado ventajas insustituibles.

1. Rendimiento extremo de integridad de señal

Para señales ultrarrápidas como PCIe 4.0/5.0 y DDR5, la capacitancia e inductancia parásitas de los orificios pasantes son los principales culpables de la discontinuidad de impedancia y el reflejo de la señal. La tecnología de Vía en Pad permite que los orificios pasantes se coloquen directamente debajo de las almohadillas BGA, eliminando la longitud de traza adicional y el efecto Stub (residuo) causados por el enrutamiento tradicional tipo hueso de perro. Combinada con el proceso de retro-perforación (backdrilling) o el diseño de orificios ciegos y enterrados, puede controlar la fluctuación de impedancia de los canales de alta velocidad dentro de ±5%, asegurando que la apertura del diagrama de ojo cumpla con los estrictos estándares del protocolo.

2. La "autopista de conducción térmica" para los chips de IA en el borde

La NPU del RK3588 genera una cantidad masiva de calor durante la inferencia a plena carga. Los orificios de disipación térmica tradicionales dependen únicamente de la lámina de cobre en las paredes del orificio para conducir el calor, lo cual es ineficiente. Sin embargo, las Vías en Pad con relleno de cobre por electrodeposición equivalen a construir "cilindros de cobre de conducción térmica" sólidos dentro del PCB, reduciendo significativamente la resistencia térmica. El calor puede conducirse directamente desde la parte inferior del SoC hacia los planos de alimentación internos o la capa de disipación térmica inferior. Para equipos militares embebidos con espacio restringido y cajas de computación de borde sin ventilador, esto es clave para garantizar que el sistema no reduzca su rendimiento ni se bloquee.

III. Guía de diseño HDI de alta fiabilidad para aplicaciones militares y ferroviarias

En los campos de control ferroviario y sistemas embebidos militares, los equipos a menudo enfrentan ciclos de temperatura extremos (de -55 °C a +125 °C) y vibraciones mecánicas. La fiabilidad de los microorificios está directamente relacionada con la supervivencia del sistema.

1. Microoricios apilados (Stacked) vs. Microoricios escalonados (Staggered)

Microoricios apilados: Los microoricios de las capas superior e inferior se alinean y apilan directamente. La ventaja radica en que puede proporcionar una densidad de enrutamiento extremadamente alta, logrando un fan-out completo del BGA; sin embargo, requiere una precisión de alineación de laminación extremadamente alta y la tensión térmica se concentra en un solo cilindro de cobre.
Microoricios escalonados: Los microoricios de las capas superior e inferior se colocan de forma escalonada. Aunque ocupan cierto espacio en la superficie de la placa, la tensión mecánica puede dispersarse a través de la capa dieléctrica, ofreciendo un rendimiento superior en la resistencia a los impactos de ciclos de temperatura, siendo la solución preferida y recomendada por Qiyun Zhixun en proyectos aeroespaciales y de control ferroviario de alta velocidad.

2. Compatibilidad con materiales de alta frecuencia y alta velocidad

Para soportar la transmisión de datos superior a 224 Gbps y reducir las pérdidas de alta frecuencia, los materiales base están migrando integralmente hacia láminas de cobre laminado de pérdida ultrabaja de grado M7/M8/M9. Al diseñar HDI de alto nivel, se debe considerar la diferencia en el coeficiente de expansión del eje Z (Z-CTE) entre los diferentes materiales dieléctricos (como Core y Prepreg). Qiyun Zhixun recomienda que, en el diseño de pilas de capas que involucren Vías en Pad, se debe priorizar el uso de sistemas de resina especiales de bajo CTE para evitar la fractura de la pared del orificio (Barrel Crack) durante la soldadura por refusión o en condiciones de trabajo extremas.

Conclusión

Desde los centros de cálculo de IA hasta los terminales inteligentes en el borde, la tecnología de PCB está experimentando una profunda transformación hacia la "semiconductorización". La tecnología de Vía en Pad y el relleno de cobre por electrodeposición no solo son herramientas para resolver el enrutamiento de alta densidad, sino también la infraestructura que garantiza la integridad de la señal y la gestión térmica. Xi'an Qiyun Zhixun Electronic Technology Co., Ltd. continuará basándose en su profunda experiencia en diseño de PCB y desarrollo de hardware embebido para proporcionar a los clientes soluciones integrales que abarcan desde la selección de chips, simulación de SI, hasta la fabricación de HDI de alto nivel, impulsando a los equipos nacionales de alta gama a avanzar de manera sólida en la era de la potencia de cálculo.