Quelle est la différence entre le Via-in-Pad et le bouchage de résine ordinaire ?

Le bouchage de résine ordinaire se contente de combler les micro-vias avec de la résine non conductrice ; la surface doit encore être recouverte de vernis (solder mask) ou subir d'autres traitements, ce qui empêche de souder directement des composants sur le trou ou de l'utiliser comme point de contact pour l'éventail (fan-out) BGA. En revanche, le Via-in-Pad (remplissage de cuivre par électrodéposition) consiste, sur la base du bouchage de résine, à remplir le trou avec un pilier de cuivre plein par électrodéposition, puis à aplanir la surface. Il offre à la fois une excellente fonction d'isolation, de bouchage et d'étanchéité, tout en fournissant une connexion électrique et un canal de dissipation thermique parfaits, pouvant être utilisé directement comme pastille (pad) BGA.

Dans la conception de cartes d'IA périphérique telles que le RK3588, comment équilibrer le coût des HDI avancés et l'intégrité du signal ?

Les puces comme le RK3588 ont un pas BGA très réduit, nécessitant l'utilisation du procédé HDI Any-layer (interconnexion de toutes les couches). Pour équilibrer coût et performance, il est recommandé de : 1. Utiliser la technologie Via-in-Pad avec remplissage de cuivre par électrodéposition + contre-perçage pour les signaux haute vitesse critiques (comme DDR, PCIe) afin d'assurer la continuité de l'impédance ; 2. Utiliser des micro-vias décalés (Staggered Vias) ou des procédés de vias non remplis pour les signaux d'alimentation et GPIO ordinaires afin de réduire les coûts ; 3. Intervenir tôt dans la revue DFM lors de la phase de conception de l'empilage pour optimiser le rapport d'aspect, évitant ainsi de poursuivre aveuglément l'interconnexion de toutes les couches sur toute la carte, ce qui entraînerait une baisse du rendement et une maîtrise incontrôlée des coûts.

Analyse des procédés HDI avancés et de la technologie Via-in-Pad sous l'impulsion de la puissance de calcul de l'IA

Introduction : L'explosion de la puissance de calcul de l'IA redéfinit la logique fondamentale des PCB

Selon les dernières prévisions de Goldman Sachs et les rapports d'Elecfans, le prix moyen global des PCB pour l'IA connaît une hausse fulgurante en 2026, avec le nombre de couches des PCB pour serveurs IA haut de gamme passant généralement à 20-30 couches, voire plus de 70 couches. Dans le contexte des nouvelles architectures de NVIDIA et de la descente de la puissance de calcul de l'IA vers la périphérie (edge AI), le PCB évolue d'une simple "carte de connexion" traditionnelle vers un "média d'interconnexion central" déterminant pour les performances de calcul.

En tant qu'entreprise de technologie matérielle (hardtech) profondément engagée dans le développement de cartes embarquées et la conception haute vitesse FPGA, Xi'an Qiyun Zhixun Electronic Technology Co., Ltd. a pleinement conscience du rôle décisif de la technologie HDI (High Density Interconnect) avancée lors du développement de cartes centrales d'IA périphérique RK3588 et de cartes haute fiabilité pour le contrôle des trains militaires et ferroviaires. Lorsque le pas des broches BGA (Pitch) descend à 0,4 mm voire 0,3 mm, le routage en éventail traditionnel atteint ses limites, faisant de la technologie Via-in-Pad et du remplissage de cuivre par électrodéposition l'unique voie pour repousser les limites physiques.

I. Surmonter le goulot d'étranglement de l'espacement de 0,4 mm : l'évolution technologique du procédé Via-in-Pad

Dans le routage de SoC haut de gamme tels que le RK3588 ou de grands FPGA, les broches d'alimentation et de masse s'entremêlent densément avec les broches de signaux haute vitesse. Si les vias traditionnels sont placés à l'extérieur des pastilles (pads), ils non seulement empiètent sur les précieux canaux de routage, mais introduisent également une inductance parasite sévère, compromettant l'intégrité du signal.

1. La combinaison parfaite du bouchage de résine et du remplissage de cuivre par électrodéposition

Le procédé moderne Via-in-Pad Ultra-HDI ne se limite pas à un simple "bouchage de résine dans le trou", mais utilise un processus combiné de perçage laser -> bouchage de résine -> meulage de surface -> remplissage de cuivre par électrodéposition. Tout d'abord, les micro-vias sont comblés avec de la résine non conductrice et meulés. Ensuite, grâce à une formulation spéciale de bain d'électrodéposition et à un contrôle précis de la densité de courant, les ions cuivre sont directement déposés à l'intérieur du trou pour former un "pilier de cuivre" plein.

2. Le défi rigoureux du rapport d'aspect (Aspect Ratio)

Selon les dernières normes de fabrication de l'industrie, afin de garantir la fiabilité du remplissage de cuivre par électrodéposition et d'éviter l'apparition de vides (Void) à l'intérieur des trous, le rapport d'aspect des micro-vias doit généralement être contrôlé entre 0,75:1 et 1:1. Cela signifie que pour une épaisseur diélectrique de 0,1 mm, la limite du diamètre de perçage laser est d'environ 0,1 mm. Cela exige que les concepteurs de PCB fassent correspondre avec précision l'épaisseur du noyau (core) et du pré-imprégné (prepreg) lors de la conception de l'empilage, ce qui constitue également un point de contrôle central dans les revues DFM (Design for Manufacturing) de Qiyun Zhixun.

II. Le double avantage de l'intégrité du signal (SI) et de la gestion thermique

Dans les simulations d'intégrité du signal haute vitesse FPGA et la conception des cartes de traitement vidéo RK3588 de Qiyun Zhixun, la technologie Via-in-Pad a démontré des avantages irremplaçables.

1. Des performances d'intégrité du signal extrêmes

Pour les signaux ultra-rapides tels que PCIe 4.0/5.0 et DDR5, la capacité et l'inductance parasites des vias sont les principaux coupables des discontinuités d'impédance et des réflexions de signal. La technologie Via-in-Pad permet de placer les vias directement sous les pastilles BGA, éliminant ainsi la longueur de routage supplémentaire et l'effet de talon (Stub) induits par le routage traditionnel en os de chien (dog-bone). Associée au procédé de contre-perçage (back-drilling) ou à la conception de vias enterrés/aveugles, elle permet de maintenir les fluctuations d'impédance des canaux haute vitesse dans une marge de ±5%, garantissant ainsi que l'ouverture du diagramme de l'œil (eye diagram) satisfait aux normes de protocole les plus strictes.

2. "L'autoroute de dissipation thermique" pour les puces d'IA périphérique

Le NPU du RK3588 génère une chaleur énorme lors de l'inférence à pleine charge. Les vias thermiques traditionnels, qui ne conduisent la chaleur que par la feuille de cuivre des parois des trous, sont peu efficaces. En revanche, les vias Via-in-Pad avec remplissage de cuivre par électrodéposition équivalent à la construction de "piliers de cuivre conducteurs de chaleur" pleins à l'intérieur du PCB, réduisant considérablement la résistance thermique. La chaleur peut être directement transférée de la base du SoC vers les plans d'alimentation internes ou la couche de dissipation thermique inférieure. Pour les équipements embarqués militaires à espace restreint et les boîtiers de calcul périphérique sans ventilateur, c'est un élément clé pour garantir que le système ne subisse pas de throttling (réduction de fréquence) ni de plantage.

III. Guide de conception HDI haute fiabilité pour les applications militaires et ferroviaires

Dans les domaines du contrôle ferroviaire et de l'embarqué militaire, les équipements sont souvent soumis à des cycles de température extrêmes (-55°C à +125°C) et à des vibrations mécaniques. La fiabilité des micro-vias est directement liée à la survie du système.

1. Micro-vias empilés (Stacked) vs Micro-vias décalés (Staggered)

Micro-vias empilés : Les micro-vias des couches supérieures et inférieures sont directement alignés et superposés. L'avantage réside dans la capacité à fournir une densité de routage extrêmement élevée, permettant un éventail (fan-out) complet du BGA ; cependant, cela exige une précision d'alignement de laminage très élevée et concentre les contraintes thermiques sur un même pilier de cuivre.
Micro-vias décalés : Les micro-vias des couches supérieures et inférieures sont décalés. Bien qu'ils occupent un certain espace sur la carte, les contraintes mécaniques peuvent être dispersées à travers les couches diélectriques, offrant de meilleures performances en résistance aux chocs des cycles de température. C'est la solution recommandée et privilégiée par Qiyun Zhixun pour les projets aérospatiaux et de contrôle ferroviaire à grande vitesse.

2. Compatibilité des matériaux haute fréquence et haute vitesse

Pour supporter les transmissions de données supérieures à 224 Gbps et réduire les pertes haute fréquence, les substrats migrent globalement vers des stratifiés cuivrés à très faible perte de niveau M7/M8/M9. Lors de la conception de HDI avancés, il est impératif de prendre en compte les différences de coefficient de dilatation de l'axe Z (Z-CTE) entre les différents matériaux diélectriques (comme le Core et le Prepreg). Qiyun Zhixun recommande que, dans les conceptions d'empilage impliquant des vias Via-in-Pad, la priorité soit donnée aux systèmes de résines spéciales à faible CTE afin d'éviter la fissuration des parois des trous (Barrel Crack) lors du soudage par refusion ou dans des conditions de fonctionnement extrêmes.

Conclusion

Des centres de calcul IA aux terminaux intelligents périphériques, les procédés de PCB subissent une transformation profonde vers la "semi-conductarisation". Les technologies Via-in-Pad et de remplissage de cuivre par électrodéposition ne sont pas seulement des outils puissants pour résoudre le routage haute densité, mais aussi des infrastructures essentielles pour garantir l'intégrité du signal et la gestion thermique. S'appuyant sur sa profonde expérience en conception de PCB et en développement matériel embarqué, Xi'an Qiyun Zhixun Electronic Technology Co., Ltd. continuera à fournir aux clients des solutions complètes allant de la sélection des puces, la simulation SI, jusqu'à la fabrication de HDI avancés, accompagnant ainsi les équipements haut de gamme nationaux dans leur progression stable à l'ère de la puissance de calcul.