Un PCB (Printed Circuit Board, circuit imprimé) est la structure osseuse et le système vasculaire de tout produit électronique. Toutes les puces et composants sont connectés par des pistes en cuivre sur le PCB, formant un système de travail complet.
Les produits électroniques grand public courants — smartphones, routeurs, enceintes intelligentes — utilisent généralement des PCB de 4 à 8 couches, ce qui suffit pour la grande majorité des applications quotidiennes.
Mais lorsque les débits de signal dépassent 10 Gbps, lorsque la densité de broches atteint des centaines de pastilles par millimètre carré, et lorsque le système doit traiter simultanément des centaines de paires différentielles haute vitesse, même 4, 8 ou 16 couches ne suffisent plus.
C'est alors qu'interviennent les "circuits à grand nombre de couches" — typiquement des PCB de 20 couches et plus.
Imaginez un immeuble de 56 étages où chaque étage est rempli de tuyaux et de câblage, et où l'infrastructure de chaque étage doit s'aligner parfaitement avec les étages supérieurs et inférieurs — avec des tolérances de quelques micromètres. Un écart sur un seul étage pourrait paralyser tout le système de transport de l'immeuble.
Tel est le défi central de la conception de PCB à grand nombre de couches.
Un circuit de 56 couches signifie que 56 couches individuelles de signal, d'alimentation et de masse doivent être stratifiées ensemble. La précision d'alignement de chaque couche doit être maintenue dans ±25 μm. Au-delà de cette tolérance, les vias seront décalés et les connexions électriques inter-couches seront rompues.
Pour mettre cela en perspective : un cheveu humain a un diamètre d'environ 70 μm. La précision d'alignement doit donc atteindre un tiers du diamètre d'un cheveu humain.
Le diélectrique isolant (prepreg) entre chaque couche a typiquement une épaisseur de 50 à 100 μm. Dans un circuit de 56 couches, l'uniformité du diélectrique affecte directement la cohérence d'impédance des signaux haute vitesse. Tout changement brusque d'impédance provoque des réflexions de signal, entraînant des erreurs de bits voire un effondrement total du système.
Lors de la stratification d'un circuit de 56 couches, le flux de résine, la température de durcissement et la distribution de pression nécessitent tous un contrôle précis. Toute non-uniformité peut provoquer des décalages de couches, des cloques ou des délamination. Une seule erreur dans le cycle de stratification pourrait entraîner des centaines de milliers de RMB de matériel mis au rebut.
Les circuits de 56 couches impliquent invariablement de la conception de signaux haute vitesse. Un signal PAM4 à 28 Gbps a une fréquence de Nyquist de 14 GHz, et sa longueur d'onde dans le matériau FR-4 n'est que d'environ 10 mm. Chaque via, chaque coin, chaque discontinuité d'impédance peut dégrader la qualité du signal.
Les ingénieurs doivent gérer simultanément des centaines de paires différentielles haute vitesse, en assurant l'égalisation de longueur, un espacement cohérent et des plans de référence intacts. Ce n'est pas un simple "routage de pistes" — c'est de la simulation et de l'optimisation de champs électromagnétiques à l'échelle millimétrique.
Exigence client : PCB de 52 couches portant 16 canaux de signaux SerDes à 28 Gbps, avec un débit agrégé total dépassant 400 Gbps.
Défis principaux :
Solution :
Résultat : L'ouverture du diagramme de l'œil dépasse les exigences du template de 1,5× ; BER du système inférieur à 10⁻¹².
Exigence client : PCB de 48 couches mélangeant signaux haute vitesse (25 Gbps) et signaux analogiques haute précision (ADC 24 bits).
Défis principaux :
Solution :
De nombreux clients nous demandent : "Comment garantissez-vous zéro perte de données à 28 Gbps ?"
L'impédance des signaux à 28 Gbps doit être contrôlée dans 100Ω ±5%. Cela exige un calcul et un contrôle précis de la structure de stackup du PCB, de l'épaisseur de cuivre et de la constante diélectrique. Nous utilisons des outils comme SI9000 pour la simulation d'impédance lors de la conception et vérifions par des mesures TDR (Réflectométrie Domaine Temporel) lors de la fabrication.
Les vias sont le "goulot d'étranglement" dans la transmission des signaux haute vitesse. Chaque via introduit une capacité et une inductance parasites, provoquant des réflexions de signal.
La différence de longueur entre les lignes positive et négative d'une paire différentielle doit être contrôlée dans ±5 mil. Pour les systèmes multicanaux, les exigences d'égalisation entre canaux sont encore plus strictes.
L'espacement entre les signaux haute vitesse doit être d'au moins 3 fois la largeur de piste. Dans les zones à espace limité, des pistes de garde à la masse sont ajoutées pour réduire la diaphonie.
Le bruit d'alimentation des CI haute vitesse doit être maintenu dans les limites admissibles. Nous assurons la stabilité du système d'alimentation par un placement approprié des condensateurs de découplage et une simulation d'impédance PDN.
Xi'an Qiyun Zhixun Electronic Technology Co., Ltd. est spécialisé dans le développement matériel personnalisé pour les applications grand public et industrielles, avec une vaste expérience dans la conception de circuits à grand nombre de couches et la conception de signaux haute vitesse.
Si vous recherchez un partenaire matériel techniquement compétent et expérimenté, nous serions ravis de vous entendre.
Xi'an Qiyun Zhixun Electronic Technology Co., Ltd. est spécialisé dans le développement matériel/logiciel de cartes PCB intégrées, le développement de systèmes embarqués Linux/Android, le développement de produits FPGA/DSP/ARM haute vitesse, le développement d'accessoires de test, le développement de communication série/CAN, le développement de produits IoT et sans fil, l'électronique médicale, l'électronique automobile et les produits de contrôle industriel. Nous fournissons des services de personnalisation matérielle de la conception à la production de masse.
Tél : +86-29-88857718 | Email : tq@qiyunzhixun.com
Site web : www.qiyunzhixun.com