56층 PCB 설계는 어떤 경험인가?

1. 고층 기판이란?

PCB(Printed Circuit Board, 인쇄회로기판)는 전자제품의 '골격'이자 '혈관 시스템'입니다. 모든 칩과 부품을 PCB 위의 구리 배선을 통해 연결하여 완전한 작동 시스템을 형성합니다.

일반적인 소비자 가전 제품—스마트폰, 라우터, 스마트 스피커—은 보통 4~8층 PCB를 사용합니다. 이는 대부분의 일상적인 애플리케이션에 충분합니다.

하지만 신호 속도가 10Gbps를 초과하고, 칩 핀 밀도가 제곱밀리미터당 수백 개의 패드에 달하며, 시스템이 수백 개의 고속 차동 신호를 동시에 처리해야 할 때, 4층, 8층, 심지어 16층으로는 부족합니다.

이때 필요한 것이 '고층 기판'—보통 20층 이상의 PCB를 말합니다.

56층이란 어떤 개념인가?

56층 건물을 상상해 보십시오. 각 층마다 빽빽한 배관과 배선이 있고, 각 층의 배관은 위아래 층과 정확히 정렬되어야 합니다. 편차는 몇 마이크로미터 이내여야 합니다. 한 층이라도 편차가 발생하면 건물 전체의 '교통 시스템'이 마비됩니다.

이것이 고층 기판 설계의 핵심 과제입니다.

2. 층수가 많으면 무엇이 어려운가?

1. 극한의 정렬 정밀도

56층 기판은 56개의 독립적인 신호층/전원층/접지층을 적층해야 합니다. 각 층의 정렬 정밀도는 ±25μm 이내로 제어되어야 합니다. 이 범위를 초과하면 비아가 빗나가서 층 간 전기 연결이 단선됩니다.

사람의 머리카락 직경은 약 70μm입니다. 즉, 정렬 정밀도는 머리카락 직경의 3분의 1에 도달해야 합니다.

2. 유전체 두께 제어

각 층 사이의 절연 유전체(Prepreg) 두께는 일반적으로 50~100μm입니다. 56층 기판에서 유전체의 균일성은 고속 신호의 임피던스 일관성에 직접적인 영향을 미칩니다. 임피던스가 급변하면 신호가 반사되어 비트 오류나 시스템 충돌을 초래합니다.

3. 극히 좁은 적층 공정 윈도우

56층 기판의 적층 과정에서 수지 흐름, 경화 온도, 압력 분포를 모두 정밀하게 제어해야 합니다. 불균일이 발생하면 층 어긋남, 기포, 박리 등의 결함이 발생할 수 있습니다. 한 번의 적층 실패로 수십만 위안의 자재 폐기로 이어질 수 있습니다.

4. 신호 무결성 설계 복잡도의 지수적 증가

56층 기판에는 일반적으로 고속 신호 설계가 수반됩니다. 28Gbps PAM4 신호의 나이퀴스트 주파수는 14GHz에 달하며, FR4 재료에서 신호 파장은 약 10mm에 불과합니다. 모든 비아, 모든 코너, 모든 임피던스 불연속점이 신호 품질을 저하시킬 수 있습니다.

56층 기판에서 엔지니어는 수백 개의 고속 차동 쌍을 동시에 처리하여 길이 매칭, 간격 일관성, 참조 평면의 완전성을 보장해야 합니다. 이것은 단순한 '배선'이 아니라 밀리미터 단위의 공간에서의 전자기장 시뮬레이션 및 최적화입니다.

3. 실제 프로젝트에서의 도전

사례 1: 통신 기지국 베이스밴드 처리 보드

고객 요구사항: 52층 PCB, 16채널 28Gbps SerDes 신호 탑재, 총 신호 속도 400Gbps 초과.

핵심 과제:

• 16채널 SerDes 신호의 등 길이 매칭 요구 ±5mil
• 비아 스터브 길이를 8mil 이내로 제어
• 백드릴 공정으로 신호층의 임피던스 연속성 보장

솔루션:

• 백드릴 공정으로 비아 스터브를 5mil 이내로 제어
• Ansys HFSS를 사용한 풀웨이브 3D 전자기장 시뮬레이션으로 모든 비아 구조 최적화
• 레이아웃 단계에서 임피던스 시뮬레이션 기반 스택업 설계 도입, 모든 차동 신호의 임피던스 편차 <±3% 보장

최종 결과: 신호 아이 다이어그램 개구도가 템플릿 요구사항의 1.5배 이상, 시스템 비트 오류율 10⁻¹² 미만.

사례 2: 하이엔드 테스트 기기 메인 컨트롤 보드

고객 요구사항: 48층 PCB, 고속 신호(25Gbps)와 고정밀 아날로그 신호(24bit ADC) 혼용.

핵심 과제:

• 고속 디지털 신호와 미약한 아날로그 신호의 공존, 크로스토크 제어가 극히 어려움
• 아날로그 부분의 전원 노이즈 요구 <1mVpp
• 기판 전체 두께를 6mm 이내로 제어

솔루션:

• 스택업 설계에서 아날로그 영역과 디지털 영역을 물리적으로 격리
• 아날로그 신호를 위한 독립 참조 접지층 및 전원층 설계
• 내장 캐패시터 기술을 사용하여 전원 임피던스 저감

4. 28Gbps 신호 무결성 보장 방법

많은 고객이 묻습니다: "28Gbps 신호에서 데이터 손실을 어떻게 방지합니까?"

1. 임피던스 제어

28Gbps 신호의 임피던스는 100Ω±5% 이내로 제어되어야 합니다. PCB의 스택업 구조, 구리 두께, 유전상수를 정밀하게 계산하고 제어해야 합니다. 설계 단계에서 SI9000 등의 도구를 사용하여 임피던스 시뮬레이션을 수행하고, 제조 과정에서 TDR(시영역 반사계)을 통해 실측 검증합니다.

2. 비아 최적화

비아는 고속 신호 전송의 '병목'입니다. 각 비아는 기생 용량과 인덕턴스를 유발하여 신호 반사를 초래합니다.

• 백드릴 공정: 비아의 불필요한 스터브 부분 제거
• 비아 패드 크기 및 앤티패드 크기 최적화
• 매립 비아/블라인드 비아를 사용하여 신호층 간 전환 거리 최소화

3. 등길이 매칭

차동 쌍 내 양쪽 신호선의 길이 차이는 ±5mil 이내로 제어되어야 합니다. 멀티채널 시스템의 경우 채널 간 등길이 매칭 요구사항이 더욱 엄격합니다.

4. 크로스토크 제어

고속 신호 간 간격은 최소 배선 폭의 3배 이상 유지해야 합니다. 공간이 제한된 영역에서는 접지 가드 트레이스를 추가하여 크로스토크를 저감합니다.

5. 전원 무결성

고속 칩의 전원 노이즈는 허용 범위 내로 제어되어야 합니다. 적절한 디커플링 캐패시터 배치, PDN 임피던스 시뮬레이션 등의 방법으로 전원 시스템의 안정성을 보장합니다.

5. 치윈지쉰을 선택하는 이유

시안 치윈지쉰 전자과기 유한공사는 소비자 및 산업용 하드웨어 맞춤 개발 서비스에 특화되어 있으며, 고층 기판 설계와 고속 신호 설계에서 풍부한 경험을 쌓아왔습니다.

핵심 역량:

• 56층 PCB 설계 능력: 50층 이상 프로젝트 다수 완료, 통신, 시험 기기, 철도교통 등 분야 커버
• 28Gbps 고속 신호 설계: 고속 신호 시뮬레이션, 설계, 검증의 완전한 역량 보유
• FPGA 개발 능력: Xilinx, Intel 등 주요 FPGA 플랫폼 개발 지원
• 풀프로세스 서비스: 솔루션 선정부터 양산 납품까지 원스톱 하드웨어 개발 서비스 제공

인증 자격:

• ISO9001 품질경영시스템 인증
• 하이테크 기업
• GJB9001C 군표준 인증

기술력과 경험을 갖춘 하드웨어 파트너를 찾고 계신다면 언제든지 문의해 주시기 바랍니다.